本次整理2023年5月21日~28日，FPGA技術交流群的相關問答。相關問題的解答和交流來自群成員，僅作參考。

一、DDR3存儲相關

1.     大家操作DDR，都是用AXI4嗎，還是自己寫控制器？

答：App和AXI4都用過，現在以AXI4爲主。

2.     沒用Block Design，怎么知道DDR3的起始地址？

答：

①起始地址在代碼裏自己寫，在不用BD下，地址空間起止可自定義，DDR存儲空間可以根據實際存儲情況劃分。默認起始地址爲0。

②如果是是在BD中設計，可根據GUI的地址分配，設置地址的起止。

3.     美光公司被查未通過審核，利好國產存儲，底氣更足。

二、Ethernet相關

1.     手裏的开發板有個光口，是不是可以再搞個萬兆網卡，插PC上，可以進行通訊？

答：可以。方案：FPGA側，用10G PHY 10G MAC。

三、時序約束相關

1.     請教一下，Vivado中，在用set_false path時，不生效，有解決方法嗎？

答：

①應該是沒設置好有效路徑，有些信號可能扇出比較多，它實際的路徑名字，跟時序分析窗口中的是不一致的，需要打开到最底層的路徑，找到實際路徑名。打开綜合後的網表，找一下實際信號名字，看看跟時序窗口裏的是否對應。或者把XDC的約束指令，通過Tcl Comsole界面敲一下，看看是否正確，一般不起效的約束，會報無效告警。

②格式錯誤，會報warning。

四、濾波器設計相關

1.     問一下，濾波器的階數一般設置爲多少，怎么確定階數的大小？

答：

A. 沒有一般，看你的工作參數和抑制效果，以性能爲根本，實現時需要多少階，取決於工作參數。比如：時鐘速率，信號帶寬，截止頻率，抑制比。關鍵在於如何設計全鏈路參數，平衡性能和資源消耗。

B. 根據濾波器的帶內紋波和帶外衰減，用MATLAB仿真一下，看大概需要多少階，需要結合FPGA的乘法器資源消耗。

C. 通帶寬度，通帶紋波，阻帶衰減，過渡帶寬度，相頻特性，FIR還是IIR，資源消耗，都需要考量。

D. 對FPGA工程師來說，了解一些濾波器基礎就夠了，算法工程師設計濾波器需要深入研究。同樣的需求，不同的算法工程師設計出的資源需求差別很大。

E. MATLAB中，常用filterDesigner進行濾波器設計評估。

F. 數字信號處理課程呼之欲出，後半部分全是濾波器設計，前半部分信號頻譜分析。

G. MATLAB自帶文檔和示例，可能比書上寫的更有用，不少工程的實現技巧，書上根本不會講。大部分書講理論，對於工程化，教授們望而卻步。MATLAB的文檔、理論和代碼實現，都講得很清楚，代碼質量較高。

五、IP配置設計相關

1.     在Vivado IP配置界面中，配置的一些選項參數，是怎么被記錄下來，然後傳遞到.v文件裏面去的？

答：Vivado工具IP集成功能，就像自定義一個IP，可以定義配置參數，在IP生成時，會創建參數配置列表，傳遞到工程中。

六、FPGA前景相關

1.     能不能下個結論，現階段FPGA是最輝煌的時候？

答：

A. FPGA的便捷性使得應用廣泛，低、中、高系列器件，覆蓋衆多應用領域，從半導體發展歷程來看，FPGA依然是不可或缺的重要領域。

B. 現在有很多FPGA和IC設計交流群，B站有部分不懂FPGA的UP主爲了流量蹭熱點，普及一下FPGA也是好事。

七、RFSoC器件相關交流

1.據說星鏈的部分系統，使用了Xilinx的RFSoC，相控陣，5G、衛星等使用較多。

2.據說國內某公司已經推出了RFSoC，好像是雙DIE膠水的。

3.希望國內的正向和反向設計都抓緊研究，滿足應用需求。

4.RFSoC的難點，在於ADC/DAC，省掉204B，節省功耗，集成度更高，高帶寬和低延時。

5.RFSoC適合電子战等系統。

6.需要加強總體設計，好鋼做好刀。

八、無线系統設計相關

1.     在無线電通信中，發射端和接收端的FPGA代碼都寫完了，但是通信沒有成功。因此，想先調試發射端，有啥儀器可以用來調試發射端？答：

A. 先不用天线，用线纜和衰減器連接發射機和接收機，看看是啥效果。發射機發信號，用示波器和頻譜儀看看波形頻譜。

B. 發射端射頻线街道矢量信號分析儀上，看頻譜，可以基帶I、Q信號解出來，也可以看星座圖，分析EVM、相偏等。

C. 建議發射端、接收端、基帶和射頻，分开調試，便於問題定位。

九、ILA調試相關

1. 關於ILA時鐘問題，ILA的時鐘是PS端配置外部芯片產生的，如果是外部時鐘還沒配置完成，導致沒有時鐘，那等PS配置完，ILA不是應該能正常使用了嗎？

答：不一定，ILA要求上電就有時鐘。

2. 有啥方法能先配置完再啓動PL嗎？

答：Debug時鐘進ILA之前加一個PLL；等PS配置時鐘完成後，再用JTAG下載到PL。

3. 爲啥Inout信號前面不能加keep true，加了之後輸入抓到的全是0，不加就是正常的？

答：IO信號一般不會被優化掉，並且不能直接把IO信號拉到ILA中看。

十、FPGA在基站上的應用

FPGA的應用領域很多，做基站是其中一種。

做基站，用進口的FPGA還是國產的FPGA，取決於供應鏈和市場需求。

小公司，很難做好基站。

十一、FPGA貼片問題

1.     某型ZU系列FPGA貼片xx套，有多套出現故障，可能是什么原因導致的？

答：工藝、焊接（虛焊）、溫度、PCB封裝、短路等。建議先小批量投板、貼片驗證測試。

十二、MATLABMinGW64支持包安裝相關

1.     MATLAB程序中，可能會調用C/C++的程序，需要識別mex文件，相關解決方案如下：

 在Mathworks官網下載MinGW支持包安裝插件，mingw.mlpkginstall，然後在MATLAB打开，根據提示安裝。

--<完>--

       原文標題 : FPGA算法技術交流問答集錦（5.21~5.28）

---

標題：FPGA算法技術交流問答集錦（5.21~5.28）

地址：https://www.utechfun.com/post/220264.html