縮小晶片的電晶體尺寸，這對於晶片性能的持續發展至關重要。因此，半導體產業正在研究各種方法來縮小電晶體的尺寸。未來幾年，晶片製造商將採用 ASML 最新的 High-NA EUV 微影曝光設備，藉以進行 3 奈米後製造節點的技術發展。但接下來呢？ ASML 表示，目前正在發展 Hyper-NA，並尋找尚未定義的新工具，這些工具將在 2030 年之際開始獲得採用，為未來的晶片生產技術提供動力。

ASML 技術長 Martin van den Brink 在 ASML 2023 年年度報告中表示，NA 值高於0.7 的Hyper-NA 微影曝光設備無疑的是一個發展晶片生產技術的機會，而且從 2030 年左右開始獲得應用。預計，Hyper-NA 微影曝光設備可能與邏輯晶片最相關，並且將提供比 High-NA 微影光設備更實惠的解決方案。而對 ASML 來說，關鍵是 Hyper-NA 正在推動整體 EUV 發展平台，以改善成本和交貨時間。

ASML 目前的 EUV 工具包括具有 0.33 NA 光學元件，可實現 13.5 nm 臨界尺寸的標準 EUV 微影曝光機。它足以透過單次曝光圖案，產生 26 nm 的最小金屬間距和 25-30 nm 尖端到尖端的近似互連空間間距。這些尺寸足以滿足 4/5奈米節點製成的生產需求。儘管如此，業界仍然需要 3 奈米的 21-24nm 間距，這就是為什麼台積電的 N3B 製程技術被設計為使用標準 EUV 雙圖案列以列印盡可能最小的間距，但是這種方法將會相當昂貴。

具有 0.55 NA 光學器件的下一代 High-NA EUV 微影曝光設備將達到 8nm 的臨界尺寸，這足以提供產生約 16nm 的最小金屬節距，對於小於 3 奈米的節點技術就非常有用，並且根據 Imec 的設想預計，這即使對於 1 奈米節點技術，也能提供解決方案。

然而，未來金屬間距將變得更小，甚至將小於 1 奈米的情況下，晶圓製造商將需要比 High-NA EUV 微影曝光設備更複雜的工具，這就是為何需要開發出具有更高數值孔徑投影光學元件的 Hyper-NA EUV 微影曝光設備的原因。ASML 技術長 Martin van den Brink 指出，公司正在研究 Hyper-NA 技術的可行性。不過，尚未做出最終決定。

增加投影光學元件的數值孔徑是一個成本高昂的決定，其中牽涉對微影曝光設備的設計需要進行重大改變。特別是這包括機器的物理尺寸、並需要開發許多新組件，還有成本增加的因素。ASML 最近透露，標準數值孔徑 EUV Twinscan NXE 售價約為 1.83 億美元，而 High-NA EUV 的 Twinscan EXE 的售價約為 3.8 億美元或更高。

至於，接下來的 Hyper-NA 微影曝光設備的成本預計將會更高的情況下，ASML 必須解決兩個問題，就是 Hyper-NA 微影曝光設備是否可以在技術上實現，以及對於領先的邏輯晶片製造商來說是否在成本上負擔得起。當前，全球只剩下三個領先的邏輯晶片製造商，包括英特爾、三星代工和台積電。日本的 Rapidus 尚未發展成為有能力的競爭對手。因此，雖然需要 Hyper-NA EUV 微影曝光設備，但它必須價格合理。

Martin van den Brink 曾經指出，Hyper-NA 微影曝光設備最終是否導入的決定，將取決於ASML能夠降低成本的程度。然而，在 ASML 與客戶討論了 Hyper-NA EUV 微影曝光設備的必要性和可行性之後，客戶使用 Hyper-NA EUV 微影曝光設備來大規模生產邏輯和記憶體晶片的技術條件已經存在，這預計將是下一個十年半導體產業的重要變化。

(首圖來源：ASML)